查题网
高校
FPGA 原理与应用
截止02-14,该科目累计收录道题目。
返回课程列表
[填空题] EDA软件工具大致可以由五个模块构成,分别是设计输入编辑器、()、()、()和()。
查看答案
2021-11-07 16:20:57
[填空题] 按仿真电路描述级别的不同,HDL仿真器分为()仿真、()仿真、()仿真和门级仿真。
查看答案
2021-11-07 16:20:57
[填空题] 系统仿真分为()、()和()。
查看答案
2021-11-07 16:20:57
[填空题] ()仿真是对设计输入的规范检测,这种仿真通过只能表示编译通过,说明设计满足一定的语法规范,但不能保证设计功能满足期望。
查看答案
2021-11-07 16:20:57
[填空题] ()仿真是对综合后的网表进行的仿真,它验证设计模块的基本逻辑功能,但不带有布局布线后产生的时序信息,是理想情况下的验证。
查看答案
2021-11-07 16:20:57
[单选题] 逻辑器件()属于非用户定制电路。 A.逻辑门 B.PROM C.PLA D.GAL
查看答案
2021-11-07 16:20:45
[单选题] 下列哪个FPGA/CPLD设计流程是正确的()。 A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试 B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试 C.原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试 D.原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试
查看答案
2021-11-07 16:20:45
[单选题] 嵌套的使用if语句,其综合结果可实现()。 A.带优先级且条件相与的逻辑电路 B.双向控制电路 C.三态控制电路 D.条件相异或的逻辑电路
查看答案
2021-11-07 16:20:45
[单选题] 嵌套的if语句,其综合结果可实现()。 A.条件相与的逻辑 B.条件相或的逻辑 C.条件相异或的逻辑 D.三态控制电路
查看答案
2021-11-07 16:20:45
[单选题] VerilogHDL中的always语句中的语句是()语句。 A.串行 B.顺序 C.并行 D.顺序或并行
查看答案
2021-11-07 16:20:45
首页
上一页
...
7
8
9
(current)
10
11
...
下一页
尾页