查题网
高校
FPGA 原理与应用
截止02-14，该科目累计收录道题目。
返回课程列表
[单选题] 如果a=1,b=1，则逻辑表达式（aXORb）OR（NOTbANDa）的值是()。 A.0 B.1 C.2 D.不确定
查看答案
2021-11-07 16:20:19
[单选题] 在VHDL中,可以用语()表示检测clock下降沿。 A.clock’event B.clock’eventandclock=’1’ C.clock=’0’ D.clock’eventandclock=’0’
查看答案
2021-11-07 16:20:19
[单选题] 下列关于CASE语句的说法不正确的是()。 A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。 B.CASE语句中必须要有WHENOTHERS=>NULL；语句。 C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。 D.CASE语句执行必须选中，且只能选中所列条件语句中的一条。
查看答案
2021-11-07 16:20:19
[单选题] 下面哪一个可以用作VHDL中的合法的实体名()。 A.OR B.VARIABLE C.SIGNAL D.OUT1
查看答案
2021-11-07 16:20:19
[单选题] 在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与()作用。 A.IF B.THEN C.AND D.OR
查看答案
2021-11-07 16:20:19
[单选题] 下列语句中，不属于并行语句的是：()。 A.进程语句 B.CASE语句 C.元件例化语句 D.WHEN,ELSE,语句
查看答案
2021-11-07 16:20:19
[单选题] 对于信号和变量的说法，哪一个是不正确的：()。 A.信号用于作为进程中局部数据存储单元 B.变量的赋值是立即完成的 C.信号在整个结构体内的任何地方都能适用 D.变量和信号的赋值符号不一样
查看答案
2021-11-07 16:20:19
[单选题] 下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：()。 A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试； C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试； D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
查看答案
2021-11-07 16:20:19
[单选题] 在VHDL语言中，下列对时钟边沿检测描述中，错误的是()。 A.ifclk’eventandclk=‘1’then B.iffalling_edge(clk)then C.ifclk’eventandclk=‘0’then D.ifclk’stableandnotclk=‘1’then2
查看答案
2021-11-07 16:20:19
[单选题] 执行下列语句后Q的值等于()。,, SIGNALE:STD_LOGIC_VECTOR(2TO5); SIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2); ,, E<=(2=>’1’,4=>’0’OTHERS=>,’1’); Q<=(2=>E(2),4=>E(3),5=>’1’,7=>E(5),OTHERS=>E(4)); ,, A.“11011011” B.“00101101” C.“11011001” D.“00101100”
查看答案
2021-11-07 16:20:19
首页
上一页
...
12
13
14
(current)
15
16
...
下一页
尾页
