3[设计题]
用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE 为片选输入端。设计相应的存储器，写出需要选用的芯片个数，芯片的分组，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）