1[设计题]
用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）