河南成教 / FPGA 原理与应用
[论述题]
下面程序描述了一个数据选择器 MUX ，试补充完整。
空（ 1） mux(data_in1 ，data_in2，sel，data_out);
input data_in1，data_in2;
input [1 ：0] sel;
output data_out;
always @ （空（ 2））
begin
case（空（ 3）） 2′ b00 ： data_out <= data_in1 ^ data_in2;
2′ b01： data_out <= data_in1 | data_in2;
2′ b10： data_out <= data_in1 ~^ data_in2;
2′ b11： data_out <= ~data_in1;
空（ 4）： data_out <=2 ′bxx；
endcase
end
空（ 5）
[论述题]
下面程序描述了一个数据选择器 MUX ，试补充完整。
空（ 1） mux(data_in1 ，data_in2，sel，data_out);
input data_in1，data_in2;
input [1 ：0] sel;
output data_out;
always @ （空（ 2））
begin
case（空（ 3）） 2′ b00 ： data_out <= data_in1 ^ data_in2;
2′ b01： data_out <= data_in1 | data_in2;
2′ b10： data_out <= data_in1 ~^ data_in2;
2′ b11： data_out <= ~data_in1;
空（ 4）： data_out <=2 ′bxx；
endcase
end
空（ 5）
参考答案：
佳题速递：