高等继续教育 / 数字电路
题型描述: 设计题
试用输出低电平有效的3线—8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间的关系如下：
（1）2≤X ≤5时 ， F=X+2
（2）X＜2时 ， F=1
（3）X＞5时 ， F=0
试用输出低电平有效的3线—8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间的关系如下：
（1）2≤X ≤5时 ， F=X+2
（2）X＜2时 ， F=1
（3）X＞5时 ， F=0
参考答案：
佳题速递：